Verilog
-
[Verilog, Sublime Text] SublimeLinter-contrib-verilator카테고리 없음 2020. 6. 20. 21:40
https://packagecontrol.io/packages/SublimeLinter-contrib-verilator SublimeLinter-contrib-verilator 는 Verilog 개발시, Source 편집 실시간 Lint 기능을 제공하고자, 만든 Package 이다. Verilator 와 연동하도록 되어있으며 Verilator (https://www.veripool.org/wiki/verilator) 는 Wilson Snyder 가 만든 Open Source Simulator 이다. --lint-only 옵션과 함께 실행하면, Verilog Source 에 대한 Lint 결과를 보여준다. Synthesizable Code 에 한정되긴 하지만, iverilog 보다는 상세한 Lint 결과를..
-
[Verilog, Sublime Text] Verilog Gadget카테고리 없음 2020. 6. 20. 21:21
https://packagecontrol.io/packages/Verilog%20Gadget 본인이 Sublime Text Editor 를 Verilog 개발에 활용하고자 만들기 시작한 Package 이며 packagecontrol.io 에 등록된 이후로는 바로 설치가 가능하다. Verilog Gadget 이란 이름에서 알 수 있듯이, Verilog Coding 시 필요한 간단하지만, 편리한 기능들을 추가하고 있다. 1. Module Instantiation Verilog Coding 시 가장 번거롭고, 실수하기 쉽고, 귀찮은 작업은 바로 Module (모듈)을 Instantiation (인스턴스화) 하는 것이다. 특히나, Port 수가 많을 수록 힘든 작업이며, 정렬까지 고려한다면, 짜증은 한 층 더해..
-
[Verilog, Systemverilog] Sublime Text Editor카테고리 없음 2020. 6. 20. 17:46
Verilog 로 로직 설계를 하려면, Simulator (VCS - synopsys, IES - cadence), Compiler (DC - synopsys) Tool 등을 필수적으로 사용해야하는데, 사실상 대부분의 Tool 이 동작하는 OS 환경은 현재로서는 Linux 이다. 특성상 오랜 시간을 동작해야하고, Performance 도 중요하며, 즉시 결과를 얻지 않는 한 대부분 Background 로 실행하기 때문이다. ModelSim 이 Windows 에서 동작하기는 하지만, 실제 Field 에서 점유율은 낮다. Xilinx FPGA 를 위한 Vivado 역시 High-end 급 FPGA 로직 합성을 위해서는 Linux 버전을 사용해야한다. 그렇다면, 반도체 로직 설계를 위한 Verilog, Sys..